半導体のパッケージとは何か
半導体チップ（ダイ）を外部とつなぎ、保護し、基板に実装できる形にしたものをパッケージと呼びます。
役割は主に3つです。
- リードやボールと呼ばれる端子で外部(基板)との電気的接続ができる
- 湿気・衝撃・静電気などからチップの保護する
- チップの発熱を放熱させる
この「形」や「端子の並び方」を世界共通で定めているのが JEDEC（Joint Electron Device Engineering Council）半導体技術協会 です。
JEDEC規格とは？
JEDECは、半導体の形状・端子ピッチ・名称などを標準化する国際団体です。 例えば、
- 端子数（例：8ピン、32ピン、100ピン）
- 端子ピッチ（例：1.27mm、0.5mm、0.4mm）
- 外形寸法（縦×横×高さ）
といった仕様が定められているため、製造メーカーが違っても同じパッケージ名なら互換性が保たれることになります。
JEDECで標準化されている代表的なパッケージ
1. DIP（Dual In-line Package）
- 特徴：2列にピンが並ぶ昔ながらの挿入型パッケージ
- ピッチ：一般的に 2.54mm
- 初心者にとって扱いやすい理由：ブレッドボードにそのまま挿せる
2. SOP / SOIC（Small Outline Package / Small Outline IC）
- 特徴：表面実装タイプ。左右2側面にガルウィング形のリード
- ピッチ：1.27mm が一般的
- JEDEC規格名：SOIC（SOPは日本のJEITA規格名）
- 用途：ロジックIC、メモリ、アナログICなど幅広い
3. QFP（Quad Flat Package）
- 特徴：4方向に細いリードが伸びる表面実装パッケージ
- ピッチ：0.8mm、0.5mm、0.4mm など細かい
- 用途：マイコン、FPGA、通信ICなど高ピン数デバイス
- JEDEC分類：PQFP、LQFP、FQFP など
4. BGA（Ball Grid Array）
- 特徴：裏面にボール状の端子が格子状に並ぶ
- メリット：高ピン数でも小型化でき、放熱・電気特性が良い
- 用途：CPU、GPU、メモリ、パワーデバイスなど
- JEDEC分類：BGA、FBGA、CSP、DSBGA など
5. SON / DFN（Small Outline non lead / Dual Flat non lead）
QFN（Quad Flat non lead）
- 特徴：2側面もしくは4側面のパッケージ下面に電極が露出している
- メリット：小型・薄型化ができ、放熱性が非常に良い
- 用途：CPU、GPU、メモリ、パワーデバイスなど
なぜパッケージがこんなに多いのか？
理由は主に3つです。
- 用途に応じたピン数の違い（8ピンのセンサーICから1000ピンのCPUまで）
- 実装方法の違い（挿入型＝DIP、表面実装＝SOP/QFP/BGA/SON/QFN）
- 放熱・高速化・小型化の要求（BGAやQFNが増えている背景）
JEDEC規格があることで、メーカーごとに形がバラバラにならず、基板設計者が困らないようになっています。
JEDEC規格を見ると何がわかる？
JEDECのパッケージ規格を見ると、次のような情報がすべて明確に定義されています。
- 端子数（例：SOIC-8、QFP-64）
- 端子ピッチ（例：1.27mm、0.5mm）
- 外形寸法（例：7.5mm × 10mm）
- 端子形状（ガルウィング、Jリード、ボールなど）
つまり、パッケージ名を見るだけで、基板のランドパターン設計や実装条件がほぼ決まるということです。
半導体パッケージには、DIP、SOP、QFP、BGA、SON、QFNなど多くの種類がありますが、これらはすべてJEDECという国際規格に基づいて形状や端子ピッチが決められています。
JEDEC規格があることで、メーカーが違っても同じパッケージ名なら互換性があり、基板設計や実装がスムーズに行えます。
テンソフトウェアでは、これらパッケージの組立を受託しております。
半導体パッケージを作りたい、このチップを使った半導体パッケージを組み立てたいなどのご要望あれば、お声がけください。
